광대역 증폭기
요약
이 작품은 주 증폭 회로와 입력 및 출력 회로, 이득으로 구성된 전압 제어 로그 증폭기의 설계를 기반으로 합니다. 광대역 디지털 프로그램 제어 및 디지털 AGC 기능을 갖춘 제어 회로, 디스플레이 및 처리 모듈, 측정 회로 및 전원 모듈. AD603을 사용하면 프로그래밍 가능한 이득이 용이해지고, AD844를 사용하면 출력 전압의 유효 값 범위가 늘어납니다. 커패시터 디커플링 및 자기 비드 필터링과 같은 잡음 감소 조치의 포괄적인 적용으로 인해 증폭기의 잡음이 더 효과적으로 억제됩니다.
키워드: 전압 제어 로그 증폭기, 광대역 디지털 프로그램 제어 디지털 AGC, 노이즈 감소
1: 방식 비교 및 시연
질문 요구 사항 분석, 우리는 이 디자인을 사용할 것입니다. 이것은 메인 앰프 회로와 입력 및 출력 회로, 게인 제어, 키보드 디스플레이 및 처리, 측정 및 안정화된 전원 공급 장치의 5가지 기능 모듈로 나뉩니다. 각 모듈 간의 관계는 그림 1-1에 나와 있습니다.
그림 1-1 모듈 간의 관계
1. 메인 증폭기 및 입력 및 출력 회로
옵션 1: 개별 구성 요소 설계를 사용합니다. 이 솔루션의 구성요소는 비용이 저렴하고 구매가 쉽습니다. 하지만
설계와 디버그가 너무 어렵고, 특히 짧은 시간에 수작업으로 제작하는 경우 신뢰성과 지표를 확보하기 어렵기 때문에 이 솔루션은 사용되지 않습니다.
옵션 2: 고속 광대역 통합 연산 증폭기 설계를 사용합니다. 이 솔루션의 장점은 회로 구현이 쉽고 표시기와 신뢰성을 쉽게 확보할 수 있다는 것입니다. 따라서 이 솔루션이 채택되었습니다.
2． 이득 제어 회로
옵션 1: 전계 효과 트랜지스터를 사용하여 이득을 제어합니다. 주로 전계 효과 트랜지스터(또는 3극관은 전압 제어 저항과 동일)의 가변 저항 영역을 사용하여 이득 제어를 달성합니다. 회로는 간단하고 디버깅은 복잡합니다.
옵션 2: 고속 곱셈기 유형 D/A를 사용하여 구현합니다. D/A 변환기의 VRef는 신호의 입력 단자로 사용되고, D/A의 출력 단자는 출력으로 사용됩니다. 이득 제어를 달성하기 위해 전송 감쇠를 제어하려면 D/A 변환기의 디지털 입력을 사용하십시오. 이 솔루션은 간단하고 구현하기 쉽지만 실험에 따르면 신호 주파수가 높을 때 시스템이 자체 여기되는 경향이 있으므로 이 솔루션은 선택되지 않습니다.
옵션 3: 전압 제어 이득이 가능한 증폭기를 사용합니다. 마이크로 컨트롤러를 사용하여 게인을 쉽게 사전 설정할 수 있는 것이 특징입니다.
메인 증폭기가 전압 제어 이득 장치를 찾을 수 있으므로 이 시스템은 옵션 3을 채택합니다.
3. 실효값 측정 회로
옵션 1: 실제 실효값 변환 장치를 사용하여 측정합니다. 이 솔루션은 회로가 간단하고 정확도가 높습니다. 하지만 가격이 더 비싸고, 구성품을 구하기도 어렵습니다. AD637 및 AD737과 같은 기존의 유효 값 변환 장치는 더 높은 주파수 범위에서 이 질문의 측정 요구 사항을 충족할 수 없습니다.
옵션 2: 피크 감지 측정을 사용합니다. 피크 검출 회로가 사용되며 검출된 피크 값은 A/D 변환 후 마이크로 컨트롤러에 의해 유효한 값으로 변환됩니다. 회로는 간단하고 신뢰할 수 있지만 전제는 신호가 사인파라는 것입니다. 그렇지 않으면 오류가 커집니다. 이 질문에는 표준 사인파 측정이 필요하다는 점을 고려하여 이 솔루션을 선택했습니다.
4. 안정화된 전원 공급 장치
옵션 1: 선형 안정화된 전원 공급 장치. 여기에는 병렬 및 직렬 구조가 포함됩니다. 병렬 회로는 복잡하고 효율이 낮으며 높은 조정 속도와 정확도가 필요한 상황에서만 사용됩니다. 직렬 회로는 상대적으로 간단하고 효율적이며 특히 통합된 3단자 전압 조정기를 사용하는 경우 더욱 편리합니다. 그리고 신뢰할 수 있습니다.
옵션 2: 조정된 전원 공급 장치 전환. 이 솔루션은 효율성이 높지만 회로가 복잡합니다. 스위칭 전원 공급 장치의 작동 주파수는 일반적으로 수십~수백 KHz입니다. 기본파와 많은 고조파가 증폭기의 통과 대역 내에 있으므로 쉽게 혼선이 발생할 수 있습니다.
전원 모듈에 대해 옵션 1에서 직렬 조정 전원 공급 장치를 선택합니다.
전체 시스템 블록 다이어그램은 그림 1-2에 나와 있습니다.
그림 1-2 시스템 블록 다이어그램
2. 이론적 분석 및 매개변수 계산
증폭기 링크의 구성은 그림 2-1에 나와 있습니다.
그림 2-1 메인 증폭기 회로도
에 표시됨 그림 설계상의 각 단의 게인 분포를 설명하고 있으며, 각 단의 -3dB 통과대역의 상한은 장치의 공식 정보를 바탕으로 아래에 제시되어 있습니다.
통과대역 계산
그림 2-1에서 볼 수 있듯이 시스템의 통과대역은 BUF634 버퍼, 2단 AD603 증폭기 및 AD844 증폭기에 의해 결정됩니다. 는 주파수 응답 공식을 통해 알 수 있습니다. 게인과 주파수의 관계는 다음과 같습니다.
(공식 2-1)
공식에서 , , 는 의 통과대역입니다. 장치 데이터의 해당 연산 증폭기이고 증폭 체인의 해당 연산 증폭기의 통과대역입니다. 스테이지 증폭기의 중간 주파수 전압 증폭 계수입니다.
계산 결과 시스템의 3dB 대역폭은 설계 요구 사항을 충족합니다.
2． 이득 제어 범위 및 정확도
60dB 증폭 성능을 달성하기 위해 이 설계는 2단계 AD603 캐스케이드 및 후속 AD844 증폭 회로의 이득 분배 방법을 채택합니다. 데이터에 따르면 AD603은 -11dB~31dB의 이득과 90MHz의 대역폭을 갖는 작동 모드를 사용합니다.
GAD603(dB) = 40×Vg+10(방정식) 2-2)< /p>
수식에서 Vg는 AD603의 이득 제어 전압이며 범위는 -0.50V ~ 0.50V입니다.
그림 3-3의 연결 방법에 따르면 AD844 증폭기 회로의 이득은 17.8dB이고 전단 입력은 6dB만큼 감쇠되므로 전체 증폭기의 이득은 다음과 같습니다.< /p>
G(dB) = 2× GAD603+17.8-6=80×Vg+31.8 (식 2-3)
Vg의 변동 범위는 -0.5~0.5V이므로 이론적 이득 제어 범위는 -8.2~71.8dB입니다.
마이크로 컨트롤러는 D/A의 출력 전압을 통해 AD603의 이득을 제어합니다. 8비트 D/A 변환기를 사용하는 경우 D/A 입력 값 KDA와 해당 관계는 다음과 같습니다. AD603 제어 전압은 다음과 같습니다.
p>(공식 2-4)
공식에서 KDA는 D/A의 입력 값입니다.
수식 2-3과 수식 2-4를 통해 게인 G와 D/A 입력 값 KDA의 대응 관계는 다음과 같다는 것을 알 수 있습니다.
(수식 2- 5)
< p>이론적 이득 제어 정확도는 다음과 같이 구할 수 있다.(식 2-6)
위의 분석으로부터 다음과 같은 것을 알 수 있다. 회로는 이득 제어 범위 및 정확도에 대한 지수 요구 사항을 충족합니다.
3. 자동 게인 제어 범위
AGC 범위의 계산 공식은 다음과 같습니다.
G=20log(Vs2/Vs1)-20log(VOH/VOL) (공식 2-7)
수식에서 Vs2와 Vs1은 각각 입력 신호의 최대값과 최소값이고, VOH와 VOL은 각각 출력 신호의 최대값과 최소값입니다.
수학식 2-7을 통해 추론할 수 있는 것은 입력 신호의 실효값이 0.0012VVi2.0V일 때 출력 전압의 실효값이 4.5VVO5.5V가 되도록 보장해야 한다는 점이다. 그러면 AGC 범위는 64dB입니다. 그림 2-2는 AGC 모드로 진입한 후 증폭기의 전송 특성을 MATLAB에서 시뮬레이션한 결과를 보여줍니다. 그림에서 볼 수 있듯이 이 기능은 질문의 요구 사항을 충족합니다.
그림 2-2
4. 시스템 노이즈
이 시스템의 노이즈는 주로 입력 저항 열 노이즈, BUF634 회로 노이즈, AD603 회로 노이즈 및 AD844 회로 노이즈로 인해 발생합니다. 60dB의 최고 이득 상태에서 시스템의 각 레벨에서 잡음에 대한 대략적인 계산을 수행합니다.
= (공식 2-8)
= (공식 2-9)< /p>< p>= (수식 2-10)
= (수식 2-11)
= (수식 2-12)
수식에서 (2-8) ~ (2-12): K=, T=300K, R=, B=90MHz;를 취하고, 각 장치의 잡음 계수는 각각 4, 1.3, 1.3 및 2입니다. , B2, B3, B4 및 G1, G2, G3m 및 G4m은 각각 각 장치의 대역폭과 이득을 나타냅니다. 구체적인 값은 그림 2-1에 나와 있습니다.
이를 통해 시스템 잡음의 유효 값과 피크 대 피크 값이 다음과 같다는 것을 추가로 추론할 수 있습니다.
=0.054V(공식 2-13)
Un peak- to-peak==0.153V (공식 2-14)
위의 분석에서 이 회로가 질문의 노이즈 지수 요구 사항을 충족할 수 있음을 알 수 있습니다.
5. 연산 증폭기 간의 커플링 커패시턴스
AD603의 입력 임피던스는 100입니다. 9KHz 이상의 신호를 통과시키기 위해 고역 통과 필터의 차단 주파수가 설정됩니다. 8KHz로.
이로부터 두 AD603 사이에 추가해야 하는 커패시터의 크기는 다음과 같습니다.
C2====199nF (식 2-15)
공칭값 C2=330nF를 선택하십시오.
buf634와 AD603 사이에 추가된 커패시턴스 값은 다음과 같습니다.
C1==== 99nF(식 2-16)
특정 For를 남기려면 마진, 공칭 값 C1=220nF를 취합니다.
마찬가지로 AD603과 AD844 사이의 커패시턴스는 C3=220nF입니다.
3 단위 회로 설계 및 구현
< p>이 주제의 기본 요구 사항과 부분 요구 사항을 종합적으로 분석한 후 우리가 결정한 전반적인 디자인 목표는 주제의 모든 기능과 지표를 완성하는 것입니다. 각 유닛의 회로 설계는 다음과 같습니다.1. 입력 버퍼 회로
1K의 입력 임피던스와 8KHz~10MHz의 대역폭을 구현하기 위해 BB사의 BUF634는 이 단계의 게인은 0dB입니다. 구체적인 회로도는 다음과 같습니다.
그림 3-1 입력 버퍼단 회로도
통과 대역 대역폭 요구 사항을 고려하고 버퍼단의 입력 노이즈를 줄이는 BUF634는 다음을 사용합니다. 30MHz 대역폭의 회로 연결 형태. BUF634는 높은 입력 임피던스를 가지며, 시스템에서 발생하는 잡음과 간섭을 줄이고 입력 임피던스가 1보다 큰 것을 충족시키기 위해 BUF634의 입력단에는 접지와 저항이 병렬로 연결됩니다.
BUF634의 출력단은 100Ω 저항과 직렬로 연결되어 있으며, 후속단 AD603의 입력 임피던스(100Ω)와 함께 감쇠 계수 0.5의 감쇠기를 형성하여 넓은 범위를 보장합니다. 입력 신호.
2. 메인 앰프 회로
이 회로는 ADI의 AD603으로 완성할 수 있습니다. AD603의 광대역 작동 모드에서 이득 제어 범위는 -11dB ~ +31dB이며 제어 전압은 dB 단위의 이득과 선형 관계를 가지며 2단계 캐스케이드를 사용하여 설계 목표를 달성할 수 있습니다. AD603의 잡음 스펙트럼 밀도는 1.3에 불과하여 저잡음 설계 요구 사항을 충족할 수 있습니다.
그림 3-2 메인 앰프 회로
구체적인 회로는 위의 그림 2-2와 같으며, 각 단의 이득은
(수식 3 -1)
그 중 AD603의 이득 제어 전압은 단위 볼트, 범위 -0.50V~0.50V이다. 따라서 2단 AD603의 제어 가능한 이득 범위는 -22dB ~ 62dB이므로 이 회로는 큰 이득 사전 설정 범위와 AGC 제어 범위를 가질 수 있습니다.
3. 출력단 증폭기 회로
이 단계는 AD844 증폭기 회로를 사용하여 완성되었습니다. AD844는 최대 2000V/us의 슬루율과 강력한 부하 성능을 갖습니다. 개방 루프 출력 저항은 15입니다. ±15V이고 부하 저항이 600Ω일 때 출력 전압의 유효 값은 8.40V에 도달할 수 있습니다. AD844의 전체 전력 대역폭은 20MHz로 증폭기 대역폭 요구 사항을 충족합니다. 회로는 그림 2-3에 나와 있습니다.
그림 3-3 출력단 회로
메인 증폭기 AD603의 최대 출력 전압이 2.5V이므로 AD844의 출력 임피던스는 약 15입니다. 600 저항 부하에서 8.5V의 출력이 발생하면 이 단계의 설계된 이득은 최소한 다음과 같습니다.
(식 3-2)
디버깅 후 측정된 이득은 7.67배입니다. 즉, 17.7dB입니다.
4. 이득 제어 회로
는 AD7528을 사용하여 구현됩니다. 회로도는 그림 3-4에 나와 있습니다.
그림 3-4 게인 제어 회로
실효값 측정 회로
이 회로는 피크 검출(출력 중 저항 전압 분배)과 A/D 변환으로 구성됩니다. 회로 달성. 구체적인 회로는 그림 3-5에 나와 있습니다.
그림 3-5
그림 3-5에서 R1의 기능은 검출기 회로에서 출력되는 전압 범위를 A/D 입력 전압 범위 0~5.0으로 변환하는 것입니다. 다섯. 디버깅 후 최종적으로 출력 전압의 실효값과 A/D 값 사이의 관계가 다음과 같은 것으로 확인되었습니다.
U Effective=KAD×34.1+300(공식에서 U의 단위 실효는 mV) (공식 3-3)< /p>
검출 회로는 가장 일반적인 피크 검출 형태를 채택하고 검출 시상수는 통과대역의 하한 주파수()를 기준으로 설계됩니다. 해당 주기는 0.11ms이므로 감지 시상수는 1ms입니다. 특정 장치의 매개변수는 다음과 같습니다: R1=100K, C1=10nF
회로
그림 3-5 피크 포락선 감지 회로 다이어그램
Multisim 시뮬레이션 결과< /p >
그림 3-6
그림 3-7에 표시된 회로도를 사용하면 작은 진폭의 전압을 측정하는 문제는 해결될 수 있지만 이 회로의 디버깅이 번거롭고, 그래서 사용되지 않습니다.
그림 3-7 작은 진폭의 전압을 측정할 수 있는 검출 회로
6. MCU 및 디스플레이 키보드 시스템
마이크로컨트롤러는 AT89C55를 사용하고 키보드 컨트롤은 전용 칩 ZLG7289A를 사용하므로 키 처리 및 제어가 간단하고 쉽게 제어됩니다. 출력의 유효 값 측정, 이득 제어 및 자동 이득 제어 실현은 모두 특정 소프트웨어 알고리즘으로 구현될 수 있습니다. 128*64 그래픽 LCD 모듈이 디스플레이 인터페이스로 사용됩니다.
앰프의 실용성을 높이기 위해 PCF8583을 사용하여 시스템의 전원 차단 보호 기능을 확장하여 사전 설정된 이득 값을 오랫동안 유지할 수 있습니다.
7. 전원 공급 장치
전원 공급 장치는 +5V/1A, 5V/0.5A, 15V/0.5A의 5가지 출력을 제공하여 시스템의 정상적인 작동을 보장합니다.
파라미터 계산
A) 5V의 전압을 출력할 때 출력 전류는 최소 1.5A이고, 트랜스포머의 출력 전압은 9.5V입니다.
0.01초 이내에 전압 안정화 장치의 입력단 전압 변화는 다음과 같습니다.
=4.06V (공식 3-4)
공식에서 U =9.5V는 변압기의 AC 출력 전압 값이고, Ud=2.3은 LM323K의 최소 관 전압 강하입니다. 1.4V는 다이오드 전압 강하입니다.
필터 커패시터 C는 다음과 같습니다.
공식에서 ΔUIP-P는 전압 조정기 입력단의 리플 전압의 피크 대 피크 값입니다. p>
T는 커패시터 방전 시간이고,
IC는 커패시터 방전 전류이며 Ic=I0을 취할 수 있습니다.
표준 범위 값 C=4700uf를 취하세요
B) +15V 전압을 출력할 때 출력 전류는 최소 0.5A이고, 변압기의 출력 전압은 23.8V입니다.
0.01초 이내에 전압 안정화 장치의 입력단 전압 변화는 다음과 같습니다.
=13.7V(공식 3-5)
필터 커패시터 C는 :
p>
리플을 더 줄이려면 C=3300uf를 사용하세요
C) -15V의 전압을 출력할 때 출력 전류는 최소 0.5A입니다. , 변압기의 출력 전압은 -23.8V입니다.
계산 방법은 +15V와 동일하며 필터 커패시터를 다음과 같이 결정합니다.
C=3300 uf (공식 3-7)
회로도< /p>
그림 3-8 전원 공급 회로
8. 디커플링 및 노이즈 감소
(1) 용량성 결합은 증폭기가 직렬 연결될 때 사용되며 용량 값은 다음과 같습니다. 통과대역의 하한 주파수를 기준으로 결정됩니다.
(2) 증폭기 보드의 모든 연산 증폭기 전원 라인과 디지털 신호 라인은 자기 비드와 커패시터로 필터링됩니다. 자기 비드는 전류의 고주파수 글리치를 필터링할 수 있고, 커패시터는 저주파 간섭을 필터링할 수 있어 회로의 누화를 더 효과적으로 필터링할 수 있습니다. 그 회로 형태는 그림 3-9와 같다. IC 전원 공급 장치와 접지에 최대한 가깝게 설치하십시오.
(3) 두 개의 용접판 간에 아날로그 신호를 전송할 때 그림 3-9와 동일한 축을 사용하여 전송 임피던스를 일치시키고 공간 전자파가 용접판에 미치는 영향을 줄입니다. 회로.
(4) 디지털 회로부와 아날로그 회로부의 전원 공급 장치는 엄격하게 분리되어 있으며 동시에 디지털 접지와 아날로그 접지 전원 공급 장치 접지는 한 지점에 연결됩니다.
(5) 작은 저항이 BUF634의 입력단과 AD844의 출력단에 병렬로 연결되어 시스템의 간섭 방지 기능을 향상시키고 시스템을 더욱 안정적으로 만듭니다.
넷째: 시스템 소프트웨어 설계 및 제어 알고리즘 분석
1. 소프트웨어 기능 및 구조
이 시스템 소프트웨어는 구조화된 프로그래밍 방법을 채택하고 시스템 초기화, 프로그램 제어 증폭 모듈, 자동 이득 제어 모듈, 측정된 전압 유효값, 버튼 처리 모듈 및 디스플레이 모듈. 소프트웨어의 주요 흐름도는 아래 그림 4-1과 같습니다.
그림 4-1 메인 프로그램 흐름도 그림 4-2 자동 이득 제어 흐름도
2. 기능 모듈 알고리즘 설계
(1) 실효값 측정 모듈 이 모듈은 피크 검출 방식을 사용하여 전압의 실효값을 측정합니다. 피크값을 수집할 때 오차를 줄이고 측정의 정확도를 높이기 위해 10번 샘플링하고 평균화 필터링하는 방식을 채택합니다. 측정된 전압의 실효값은 A/D 값과 선형적으로 대응됩니다. 여러 데이터 세트를 측정한 후 방정식 3-3에 따라 실효값을 계산합니다.
(2) 프로그램 제어 이득 모듈 이득 제어 워드는 방정식 2-5에 의해 결정됩니다. 시스템을 보호하기 위해 소프트웨어는 설정된 게인 범위를 제한합니다. 0~60dB를 초과하면 잘못된 입력으로 간주되어 해당 프롬프트가 표시됩니다.
(3) 자동 이득 제어(AGC) 모듈이 AGC 기능을 수행할 때 출력 신호는 감지 후 A/D 변환을 통해 마이크로 컨트롤러로 전송된 후 최대값과 최소값과 비교됩니다. 비교를 위해 3가지 관계에 따라 프로그램 제어 증폭기의 이득이 변경됩니다. 마이크로컨트롤러가 A/D 값을 읽고 출력 제어 전압을 계산할 때마다 약 60us가 소요됩니다. 이 설계에서 소프트웨어 이득 제어는 약 100개의 실행 주기입니다. 따라서 소프트웨어 AGC의 시정수는 약 6ms입니다. 다양한 요구 사항에 따라 소프트웨어를 설정하면 가변 시간 상수 AGC를 쉽게 실현할 수 있습니다. 프로세스는 그림 4-2에 나와 있습니다.
(3) 버튼 처리 모듈 이 시스템의 버튼 기능에는 설계 요구 사항에 맞게 선택된 9단계 게인(숫자 키 1~9), 모든 게인(10dB~60dB) 사전 설정, AGC 기능, 날짜 및 시간 표시 및 사전 설정. 게인 사전 설정은 입력 데이터의 범위를 제한합니다. 입력 데이터가 범위를 초과하면 해당 오류 메시지가 표시됩니다.
(4) 디스플레이 모듈은 128*64 그래픽 LCD 모듈을 사용하여 사전 설정된 이득 값과 출력 전압의 유효 값을 직관적으로 표시합니다. 기본적으로 역방향 표시 문자는 진행 중인 작업을 프롬프트하는 데 사용되며 인터페이스는 친숙합니다.
(5) 전원 차단 보호 기능 실시간 달력 시계 칩 PCF8583은 현재 시간과 날짜를 표시하는 데 사용되며 내부 저전압 RAM을 사용하여 사전 설정이 가능합니다. 정전 보호 기능.
다섯: 시스템 테스트
테스트 조건
실온 25℃, 전원 주파수 220V AC 전원
테스트 장비
< p>Shengli Instrument DT890 디지털 멀티미터Agilent 33120A 신호 발생기 15MHZ
Tektronix TDS 210 디지털 오실로스코프 60MHZ
테스트 계획, 결과 및 결과 분석
p> p>입력 임피던스 테스트
그림 5-1 임피던스 테스트 그림 5-2 진폭-주파수 특성 테스트
그림 5-1과 같이 연결하고, 오실로스코프를 사용하여 V 및 Vi를 측정합니다. 그러면 입력 저항은 다음과 같습니다.
= (공식 5-1)
표 5-1 (R=1.2KΩ)
f(Hz) 5K 10K 20K 80K 500K 1M 2M 4M 6M 8M
V(mV) 468 424 420 420 424 420 420 408 400 392
Vi(mV) 170 148 172 172 168 172 152 156 148 128< /p>
Ri(K) 1.14 1.07 1.39 1.39 1.31 1.39 1.13 1.24 1.17 0.97
결과 분석: 측정 후 입력 임피던스는 1K 범위에서 5KHz ~ 6MHz는 설계 요구 사항을 충족하고 초과합니다.
진폭-주파수 특성 테스트
테스트 회로 연결은 그림 5-3-2와 같습니다. 서로 다른 주파수를 변경하고 입력 및 출력 전압을 각각 테스트하고 그에 따라 이득을 계산합니다. 다음 공식을 이용하여 진폭-주파수 특성을 구합니다.
, G=20lg AV(공식 5-2)
표 5-2
f(Hz) 7K 10K 20K 500K 2M 5M 6M 12M
피>
2.00 2.00 2.00 2.00 1.92 1.96 1.88 1.64
13.0 15.0 17.2 19.2 18.2 18.0 17.6 10.8
6.50 7.50 8.60 9.60 9.50 9 .1 8 9.36 6.59
G (dB) 16.3 17.5 18.7 19.6 19.6 19.3 19.4 16.4
결론: 위 표에서 볼 수 있듯이 이 증폭기의 3dB 대역폭은 7KHz~12MHz이고 이득은 1dB씩 변동합니다. 20KHz~6MHz 주파수 대역은 질문의 요구 사항을 초과했습니다.
최대 이득 G max=, 회로 연결 방법은 그림 (5-2)과 동일하다
표 5-3
F 10K 50K 500K 6M
Vop-p(V) 17.0 19.8 20.0 21.6
Vip-p(mV) 20 20 20 20
Gm(dB) 50.6 52.0 60.0 52.7
< p>결과 분석에 따르면 이 앰프의 최대 게인은 재생 부분의 58dB 요구 사항을 충족하고 60dB에 도달합니다.게인 단계 테스트 테스트 회로는 아래 그림에 나와 있습니다.
그림 5-3 게인 단계 테스트
6dB 단계 테스트
가정(dB) 10 16 22 28 34 40 52 46 58
Vi(mV) 50 50 50 50 20 20 20 20 20
V0(V) 0.161 0.364 0.632 1.240 1.030 1.900 7.440 4.080 16.200
V0/Vi 3.22 7.28 12.64 24.80 51.50 95.00 372.0 204.0 810.0
G 테스트 10.2 17.2 22.0 27.9 34 .2 9.6 51.4 46.2 58.2
| -G Let | 0.2 1.2 0.0 0.1 0.2 0.4 0.6 0.2 0.2
표 5-4 f=500kHz
결론: 위 표에서 볼 수 있듯이 이득은 6dB 단계 프리셋 게인과의 최대 차이는 1.2dB로 성능 부분의 요구 사항을 충족합니다.
2dB 단계 테스트 표
표 5-5 f=500kHz
G 가정(dB) 42 44 46 48 50 52 54 56
< p>Vi(mV) 20 20 20 20 20 20 20V0(V) 2.61 3.03 4.04 5.14 5.97 8.15 9.91 13.12
V0/Vi 130.5 151.5 202.0 257.0 298.5 407.4 495.5 660.7
G 테스트 42.3 43.6 46.1 48.2 49.5 52.2 53.9 56.3
| 게인은 2dB 단계에서 0.5dB로 성능 부분의 요구 사항을 충족합니다.
출력 유효값 표시 테스트
입력 신호의 진폭을 변경하고 서로 다른 출력 전압에서 오실로스코프 표시 값과 액정 표시 값을 관찰하고 비교하고 오류를 계산합니다. 테스트 결과는 다음과 같습니다.
표 5-6 f=1MHz G=20dB
Vi(mV) 5 25 50 100 200 300 400 500 560 580 600
Vo LCD(V) 0.30 0.30 0.37 0.89 1.90 2.96 3.93 4.92 5.71 5.78 5.78
(V) 0.05 0.25 0.50 1.00 2.00 3.00 4.00 5.00 5.60 5.80 6 .00
0.25 0.05 0.13 0.11 0.10 0.04 0.07 0.08 0.11 0.02 0.22
테스트 결론: 위 표에서 볼 수 있듯이 마이크로컨트롤러 테스트에서 표시되는 유효 전압 값이 0.5V에서 5.8V 사이일 때 오류는 다음과 같습니다. 작은. 이 범위를 벗어나면 A/D의 한계로 인해 디스플레이를 정상적으로 테스트할 수 없습니다. (앞에서 논의)
최대 유효값 출력
그림 5-4 최대 유효값 출력 측정
게인 G=40dB를 설정하고 출력을 최대화하도록 조정합니다. 그리고 왜곡이 없습니다.
표 5-7
f(Hz) 50K 100K 1M 2M 5M 6M
(V) 9.10 9.00 8.54 7.50 7.79 7.16
결론: 출력 신호가 왜곡되지 않은 경우 통과 대역에서 최대 출력 전압의 유효 값은 6.00V보다 크며 이는 설계의 기본 및 기능 요구 사항을 충족하거나 초과합니다.
(6) AGC 성능 측정
회로를 AGC 기능으로 전환하고 입력 신호를 작은 값부터 점차적으로 증가시키며 출력을 관찰하고 출력이 가능한지 확인합니다. 4.5V~5.5V 사이의 입력 신호 범위에서 안정적입니다.
그림 5-5 AGC 성능 측정
표 5-8 f= 500kHz
Vi (mV) 50 100 500 800 1000 2000 5000 10000
Vo 4.89 4.86 5.22 5.17 5.25 5.00 5.23 5.30
결론: 테스트 후 입력 신호 진폭이 50mV에서 10V로 변경되면 출력은 4.8V에서 5.3V 사이에서 안정적일 수 있습니다. 따라서 AGC 제어 시스템의 조정 범위는 이고 출력 전압의 유효 값은 4.8V ~ 5.3V 사이에서 안정적으로 설계 성능 부분의 요구 사항을 충족합니다.
(7) 출력 잡음 테스트
그림 5-6 출력 잡음 테스트
결과 분석: 테스트 후 이득이 58dB일 때 출력 잡음 전압 피크 대 피크 값은 300mV로 질문의 요구 사항을 충족합니다.
(8) '기타' 기능 테스트
A: 자동 타이밍 및 시간 조정 기능
년, 월, 일, 시, 분, 초 표시 가능 시간 정보.
B: 전원 차단 보호 기능
이전 프로그램 제어 기능이 완료되었음을 전제로 테스트하고, 시스템에 전원을 공급하기 전과 후에 초기 게인 값이 변경되는지 관찰합니다. 끄다. 테스트 결과는 다음과 같습니다. 표 5-9
정전 전(dB) 10 28 40
재시작 후(dB) 10 28 40
결론 : 예 타이밍 및 시간 조정 기능, 전원 차단 보호 기능은 정상입니다.
C. 출력 제한 프롬프트
앰프의 게인 범위를 8dB ~ 60dB로 설정했습니다. 설정된 게인이 이 범위를 초과하면 LCD에 "Input Over! " . 테스트 후 이 기능은 완전히 구현되었습니다.
(9) 전원 테스트
3개 채널의 부하는 모두 1K이고, 전압은 오실로스코프로 측정됩니다.
그림 5-7 전원 공급 장치 출력 전압 테스트
표 5-10
+5V +15V -15V
출력 전압 ( V ) 4.97 14.87 -14.87
출력 전압이 95%로 떨어지면 전류가 최대 출력 전류가 됩니다.
그림 5-8 전원 공급 장치 최대 전류 테스트
표 5-11
+5V +15V -15V
최대 전류 ( A ) 1.50 0.56 0.67
3개의 전원 공급 장치에 동시에 500의 부하를 추가하고 오실로스코프를 사용하여 리플을 측정합니다.
그림 5-9 안정화된 전원 공급 장치 리플 테스트
표 5-12
+5V +15V -15V
리플 전압 ( mV) 12 15 18
결과 분석: 전원 공급 장치의 모든 매개변수가 설계 요구 사항을 충족합니다.
여섯: 전반적인 결론
위 부분의 테스트 결과를 바탕으로: 이 디자인은 질문의 기본 부분의 요구 사항을 성공적으로 완료했으며, 또한 성능 부분에 대한 질문과 전원 차단 저장, 입력 제한 등의 기능이 확장되었습니다. 전단 벅과 후단 부스트의 설계는 AGC의 범위를 확장할 뿐만 아니라 출력 전압 진폭도 증가시킵니다. 다양한 디커플링 및 잡음 감소 조치를 포괄적으로 적용하면 증폭기가 안정적으로 작동하고 잡음을 줄일 수 있습니다. 출력 이득을 추가로 측정하고 수정할 수 있거나 더 나은 성능을 갖춘 장치를 사용할 수 있으면 표시기가 더욱 향상될 수 있습니다.
일곱. 부록:
참고자료
(1) Xie Zimei가 편집하고 Huazhong University of Science and Technology Press에서 출판한 "전자 회로 설계, 실험 및 테스트"
(2) 제3회 전국 전자 디자인 공모전 조직위원회가 편찬하고 베이징 공과대학 출판사에서 발행한 "제4회 전국 전자 디자인 공모전 선정 작품 번호"
(3) "선정 작품" 1994-1999년 전국 대학생 전자 디자인 공모전에서 》
베이징 공과대학 출판부 전국 대학생 전자 디자인 공모전 조직위원회에서 편집
(4) "MCS-51 시리즈 마이크로컨트롤러 응용 시스템 설계' 편집: He Limin, 출판: 베이징 항공 우주 대학교 출판사
(5) '전자 측정': Liu Guolin, Yin Guanxi 등 편집, Machinery Industry Press 출판
(6) "우수한 성능을 갖춘 자동 이득 제어 회로" Zhang Shue, Yang Zaiwang, Li Wentian North China Electric Power University
2. 전체 시스템의 전체 회로도< /p>
(1) 주요 기능 구현 회로
(2) 최소 시스템 보드
(3)전원 공급부
3. 중요한 칩 정보
장치 특성:
·"선형(dB)" 이득 제어
·핀 프로그래밍 가능 이득 범위 -11dB ~ +31dB, 90MHz
·1.3 입력 잡음 스펙트럼 밀도
·선형 이득(dB 단위) 제어,
·1.3 입력 잡음 스펙트럼 밀도,
· 275 출력 신호 슬루율,
·90MHz 대역폭은 -11dB ~ +31dB 이득 변동 범위 달성 가능,
·0.5dB 일반 이득 제어 정확도,
·대역폭은 가변 이득과 무관합니다.
BUF634 기능:
·높은 출력 전류: 250mA
·SLEW RATE: 2000V/?s
·PIN 선택 대역폭 :
30MHz~180MHz
·넓은 공급 범위: ?2.25~?18V
AD 844 기능:
·넓은 대역폭: –1 게인에서 60MHz
·넓은 대역폭: –10 게인에서 33MHz
·매우 높은 출력 슬루율: 최대 2000V/_s
< p>·20MHz 전체 전력 대역폭, 20V p-p, RL = 500 _·빠른 정착: 100ns ~ 0.1%(10V 단계)
·차동 이득 오류: 4.4MHz에서 0.03%
·차동 위상 오류: 4.4MHz에서 0.158
·고출력 구동: 50_부하에서 650mA
·낮은 오프셋 전압 : 최대 150mV(B 등급)
·낮은 대기 전류: 6.5mA
·
·EIA-481A 표준에 따라 테이프 및 릴로 사용 가능