통합 연산 증폭기의 전형적인 회로에는 어떤 종류가 있습니까?

통합 연산 증폭기의 일반적인 회로는 다음과 같습니다.

1, 역 비례 컴퓨팅 회로

역축척 연산 회로는 그림 2 에 나와 있습니다. 회로 분석에 따르면 이 회로의 출력 전압은

-응?

-응? 그림 2? 역비례 연산 회로?

2, 역상 가산기 회로

연산 증폭기의 반대 끝에 동시에 몇 개의 신호를 추가하여 그림 3 의 형태로 연결하면 동시에 추가된 몇 개의 신호 전압을 대수적으로 더하는 역상 가산기 회로를 구성할 수 있다. (데이비드 아셀, Northern Exposure (미국 TV 드라마), 과학명언)

-응? 그림 3 역상 가산기

연산 증폭기를 이상적으로 생각한다면 출력 전압과 입력 전압 사이의 관계는

몇 개의 입력 저항 R1 = R2 = R3 = ..., R 로 표시된다면?

연산 증폭기의 두 입력이 균형 잡힌 대칭의 작동 상태에 있도록 불균형 전압, 불균형 전류의 영향을 극복하기 위해 회로에서 연산 증폭기의 두 입력 끝에 있는 외부 회로의 저항이 같도록 해야 합니다. 따라서 역방향 입력 연산 증폭기 회로에서 동일한 끝과 땅 사이에 보정 저항을 스레드해야 하며, 모든 저항은 역입력 저항과 피드백 저항의 병렬 값 (R4=R1//R2//R3//Rf) 이어야 합니다.

3, 차동 연산 증폭기 회로 (빼기)

차동 입력 연산 증폭기 회로는 그림 4 에 나와 있습니다. 회로 분석에 따르면 이 회로의 출력 전압은

-응?

-응? 그림 4 차동 증폭기 회로

출력과 입력 사이에 감산 관계가 있음을 보여 주기 때문에 이 회로를 감산기라고도 합니다.

회로에서 동일한 입력 회로 매개변수와 역방향 입력 회로는 대칭을 유지해야 합니다. 즉, 동일한 입력 끝의 분압 회로도 R1 과 Rf 로 구성되어야 합니다.

4, 미분기

미분기의 출력 전압은 입력 전압의 미세분에 비례하여 선형 시스템에서 미분으로 사용되고 펄스 디지털 회로에서는 파형 변환으로 사용됩니다. 그림 5 에 표시된 회로에서

-응?

그림 5? 미분기

그림에서 Ri 의 역할은 고주파 게인을 제한하여 고주파 게인을 Rf/Ri 로 낮추는 것입니다. 입력 신호 주파수 flt； 만 회로는 fc=1/(2πRiC)) 일 때만 차동 역할을 합니다.