현재 위치 - 중국 분류 정보 발표 플랫폼 - 비즈니스 서비스 정보 - LVS(IC 설계의 레이아웃 검증 단계) 세부 정보

LVS(IC 설계의 레이아웃 검증 단계) 세부 정보

LVS는 Layout Versus Schematics의 약자로 Dracula의 검증 도구로 레이아웃과 논리도가 일치하는지 확인하는 데 사용됩니다. LVS는 트랜지스터 레벨에서 레이아웃과 논리 다이어그램 사이의 연결을 비교하고 불일치 사항을 출력합니다. LVS 검증, LVS 오류 유형, LVS 검증 1 LVS 작동 원리 및 기본 프로세스 LVS는 Layout Versus Schematics의 약자로 Dracula의 검증 도구로 레이아웃과 논리도가 일치하는지 확인하는 데 사용됩니다. LVS는 트랜지스터 레벨에서 레이아웃과 논리 다이어그램 사이의 연결을 비교하고 불일치 사항을 출력합니다. Dracula는 그래픽 시스템에서 레이아웃 데이터를 생성합니다. Dracula는 GDS2 형식의 레이아웃 파일을 레이아웃 넷리스트, LOGLVS 및 Dracula 네트워크 편집기로 변환하고 Schematic 또는 CDL에서 설명한 게이트 수준 및 트랜지스터 수준 넷리스트를 LVS 넷리스트로 변환합니다. LVS는 모든 네트워크를 회로 모델로 변환할 수 있습니다. LVS는 회로의 입력과 출력에서 ​​시작하여 두 가지 회로 모델을 추적합니다. Dracula는 경험적 방법을 사용하여 한 번에 한 단계씩 회로를 검색합니다. 먼저, LVS는 I/O 모델을 추적한 다음 역추적이 가장 적은 경로를 검색합니다. LVS가 추적 중에 일치 항목을 감지하면 Dracula는 일치하는 장치와 노드에 일치하는 식별자를 제공합니다. LVS가 불일치를 감지하면 해당 검색 경로에서 중지됩니다. LVS는 모든 장치를 지정하고 일치하는 식별자를 제공하거나 검색 경로에 일관성이 없는 경우 두 모델 간의 연속성을 고려합니다. Dracula는 불일치를 감지하면 이를 출력 목록과 차트에 표시합니다. 두 네트워크를 비교하는 것 외에도 LVS는 장치의 기판 유형(COMS 회로의 NMOS 및 PMOS)과 일부 장치 매개변수도 비교합니다. 2 LVS 도구에는 다음 검사가 포함됩니다. 1) 레이아웃 및 레이아웃 레이아웃 및 레이아웃(LVL)은 장치 수준 또는 게이트 수준에서 두 개의 유사한 레이아웃 데이터베이스를 비교하여 장치의 상호 연결 관계 및 불일치를 보고하는 데 사용됩니다. 매개변수. 2) 논리 대 논리 논리 대 논리(SVS)는 LVS의 일부로 두 논리도를 비교하는 데 사용됩니다. 3) 레이아웃 및 로직 LVS(레이아웃 및 로직)는 레이아웃 및 로직 다이어그램이 항상 작동하는지 확인하는 데 사용됩니다. LVS는 레이아웃과 논리도를 비교하여 트랜지스터 레벨의 배선이 올바른지 확인하고 차이점을 보고서 형식으로 나열합니다. LVS 오류 유형 LVS 오류 유형은 일반적으로 불일치 지점과 일치하지 않는 장치라는 두 가지 범주로 분류됩니다. 불일치는 노드 불일치와 장치 불일치로 나눌 수 있습니다. 노드 불일치는 레이아웃과 논리 다이어그램에 노드가 있음을 의미합니다. 두 노드에 연결된 장치는 유사하지만 완전히 동일하지는 않습니다. 장치 불일치는 레이아웃과 논리 다이어그램에 각각 장치가 동일하고 연결된 노드가 매우 유사하지만 완전히 동일하지는 않음을 의미합니다. 일치하지 않는 장치는 모든 장치가 논리도에는 있지만 레이아웃에는 없거나, 레이아웃에는 있지만 논리도에는 없음을 의미합니다.

특히 LVS에는 다음과 같은 15가지 오류 유형이 있습니다. 1) 일치하는 노드에 장치가 없습니다. 2) 일치하는 장치에 일치하지 않는 노드가 있습니다. 3) 장치에 일치하지 않습니다. 일치하는 노드 레이아웃 장치 5) 일치하는 노드에 중복된 회로 다이어그램 장치가 있습니다. 7) 기타 일치하지 않는 레이아웃 구성 요소가 있습니다. 9) 장치 유형(N형 및 P형, 다결정 저항기 또는 확산 저항기)이 일치하지 않습니다. 10) 장치 크기(W 또는 L)가 일치하지 않습니다. 11) MOS 가역성이 일치하지 않습니다. 오류 12) 기판 연결이 잘못되었습니다. 13) 장치의 전원 공급 배선이 일치하지 않습니다(다중 전원 공급 상황). 14) 여러 MOS를 단일 MOS로 단순화할 때 오류가 발생합니다. 15) 중복 장치를 필터링할 때 오류가 발생합니다(LVSCHK 명령의 F 옵션과 관련됨). LVS 오류는 개별 장치, 개별 노드 및 결합된 구조(하위 회로)를 모두 나타냅니다. 일치하지 않는 하위 회로(하위 회로에 여러 장치와 노드가 있음)는 종종 전체가 아닌 여러 노드 또는 장치와 일치하지 않는 하위 회로 중 하나일 뿐입니다. 불일치 지점과 관련된 모든 장치 및 노드는 오류로 계산되며 각 불일치 지점은 LVS 보고서 파일에 별도로 나열됩니다. 오류 보고서는 사람들이 일반적으로 이해하는 것과 다릅니다. 예를 들어 두 신호선의 위치가 바뀌면 상식적으로는 하나의 오류로 간주되지만 LVS는 두 개의 오류를 보고합니다.