통합 연산 증폭기 유형

< /p>

통합 연산 증폭기의 분류 < /p>

는 통합 연산 증폭기의 매개변수에 따라 나뉘며, 통합 연산 증폭기는 다음과 같은 범주로 나눌 수 있습니다. 정밀 연산 증폭기는 일반적으로 오프셋 전압이 1mV 미만인 연산 증폭기를 가리키며 온도 변화에 따라 오프셋 전압이 100V 미만이어야 한다는 점을 강조한다. DC 입력 신호의 경우 VOS 와 그 온도 드리프트는 충분히 작지만 AC 입력 신호의 경우 연산 증폭기의 입력 전압 소음과 입력 전류 소음도 고려해야 합니다. 많은 응용 프로그램에서 입력 전압 소음과 입력 전류 소음이 더 중요해 보입니다. 동시에 많은 응용 프로그램 설계에서는 프로그래밍 가능한 정교한 연산 증폭기 (PVGA) 를 사용하여 신호 체인에서 배율을 동적으로 조정해야 합니다. < /p>

많은 고급 센서의 입력 처리 설계를 구현할 때 최적의 정밀 연산 증폭기를 선택하는 방법에는 몇 가지 어려움이 있습니다. < /p>

센서 유형 및/또는 사용 환경에서 초저전력, 저소음, 제로 드리프트, 궤도 입력 및 출력, 신뢰할 수 있는 열 안정성, 수천 개의 판독값 및/또는 열악한 작업 조건에서 일관된 성능을 제공하는 재현성 등 많은 특별한 요구 사항이 발생하는 경우 연산 증폭기 선택 < /p>

센서 기반의 복잡한 어플리케이션에서 디자이너는 사양과 성능의 최적 조합을 위한 정밀 연산 증폭기를 확보하고 비용을 고려해야 합니다. 특히 초퍼 안정형 연산 증폭기 (제로 드리프트 증폭기) 는 초저 오프셋 전압과 제로 드리프트가 필요한 어플리케이션에 적합합니다. 초퍼 연산 증폭기는 칩에 구현된 교정 메커니즘을 지속적으로 실행하여 높은 DC 정확도를 달성합니다. < /p>

정밀 연산 증폭 회로와 일반 연산 증폭 회로의 차이점: < /p>

일반 연산 증폭 회로는 일반적으로 유사하며 정밀 증폭 회로는 전원 디커플링, 필터 등 특별히 설계된 회로를 더 많이 사용합니다. 주요 차이점은 연산 증폭기에서 정밀 연산 증폭기의 성능이 일반 연산 증폭기보다 훨씬 낫다는 점이다. 예를 들면 개방 루프 확대율이 더 크고, CMRR 이 더 크고, 속도가 느리며, GBW, SR 은 일반적으로 작다. 불균형 전압 또는 불균형 전류는 비교적 작고, 온도 표류는 작고, 소음은 낮다. 좋은 정밀 연산 증폭기의 성능은 일반 연산 증폭기와는 거리가 멀다. 일반 연산 증폭기의 불균형은 종종 몇 개의 mV 이고, 정밀 연산 증폭기는 1uV 수준까지 작아질 수 있다. 작은 신호를 확대하려면 정밀한 운수를 사용해야 하고, 일반 운수를 사용하면 그 자체가 큰 간섭을 가져올 수 있다. 주변 회로를 통해 개선해야 하는데, 소폭 혹은 미세 조정이 가능하지만, 대폭이나 완전히 바꿀 수는 없다. < /p>

앞으로 각종 신형 센서가 출시됨에 따라 전자 장비에 대한 성능 요구 사항이 높아지고 대량의 자동화 장비가 투입되고, 저부조화, 저소음 고정밀 증폭기가 의료전자, 측정기계, 자동차 전자, 산업 자동화 장비 등에서 큰 역할을 할 것으로 보인다. 고정밀 연산 증폭기의 성능 지표는 저전압전류 소음이 낮은 불균형전압, 낮은 불균형전압 온도 표류, 더 큰 대역폭, 더 적은 전력 소비, 더 높은 전압 방향 혁신을 향해 지속적으로 혁신을 거듭하며 고객의 증가하는 설계 요구 사항을 충족하기 위해 끊임없이 새로워진다. < /p>

가장 많이 사용되는 정밀 연산 방송은 OP07 과 그 가족, OP27, OP37, OP177, OPA2333 입니다. 다른 많은 것들이 있습니다. 예를 들어, 미국 AD 사의 제품들은 대부분 OPA 가 주도하고 있습니다. 통합 연산 증폭기는 아날로그 집적 회로에서 가장 널리 사용되는 부품이다. 연산 증폭기로 구성된 다양한 시스템에서는 응용 프로그램 요구 사항이 다르기 때문에 연산 증폭기에 대한 성능 요구 사항도 다릅니다. < /p>

특별한 요구 사항이 없는 경우 범용 통합 연산 증폭기를 선택해 비용을 절감하고 공급을 쉽게 보장할 수 있도록 합니다. 한 시스템에서 여러 연산 증폭기를 사용하는 경우 가능한 한 다중 연산 집적 회로를 선택합니다. < /p>

통합 연산 증폭기 성능의 우열을 평가하는 것은 종합 성능에 달려 있다. 일반적으로 우수한 계수 K 를 사용하여 통합 연산 방출의 우수성을 측정합니다. 즉, 식에서 SR 은 변환율, 단위는 V/ms 로 정의되며, 값이 클수록 연산의 AC 특성이 더 좋다는 것을 나타냅니다. Iib 는 연산 증폭기 입력 바이어스 전류, 단위는 na 입니다. VOS 는 입력 불균형 전압으로, 단위는 mV 입니다.

Iib 및 VOS 값이 작을수록 연산 증폭기의 DC 특성이 더 좋음을 나타냅니다. 따라서 오디오, 비디오 등의 AC 신호를 확대하는 회로에는 SR (변환 속도) 의 큰 연산 증폭기를 선택하는 것이 좋습니다. 미약한 DC 신호를 처리하는 회로의 경우 정확도가 높은 연산 배치를 선택하는 것이 적합합니다 (불균형 전류, 불균형 전압 및 온도 표류가 비교적 작음). < /p>

실제로 통합 연산 증폭기를 선택할 때 우량계수 외에 다른 요소도 고려해야 한다. 예를 들어, 신호 소스의 특성 (전압 소스 또는 전류 소스) 입니다. 부하의 특성, 통합 연산 출력 전압 및 전류가 요구 사항을 충족하는지 여부 환경 조건, 통합 연산 증폭기는 작업 범위, 작동 전압 범위, 전력 소비 및 볼륨 등의 요소가 요구 사항을 충족하는지 여부를 허용합니다. 1. 통합 연산 증폭기의 전원 공급 방식 < /p>

통합 작동에는 두 개의 전원 단자 +VCC 와 -VEE 가 있지만 전원 공급 방식은 다릅니다. 입력 신호에 대한 요구 사항은 전원 공급 방식에 따라 다릅니다. < /p>

(1) 대칭 이중 전원 공급 방식 < /p>

연산 증폭기는 대부분 이런 방식으로 전원을 공급한다. 공용 * * * 측 (지상) 에 상대적인 양수 전원 (+E) 과 음수 전원 (-E) 은 각각 연산 +VCC 및 -VEE 핀에 연결됩니다. 이러한 방식으로 신호 소스를 연산 증폭기의 입력 발에 직접 연결할 수 있으며 출력 전압의 진폭은 양수 및 음수 대칭 전원 전압에 도달할 수 있습니다. < /p>

(2) 단일 전원 공급 장치 < /p>

단일 전원 공급 장치는 착탈식 -VEE 핀을 바닥에 연결합니다. 이때 내부 셀 회로에 적절한 정적 작업점이 있는지 확인하기 위해, 입력부에 반드시 DC 비트를 추가해야 합니다. 이때, 이 때, 작동의 출력은 어떤 DC 비트에 따라 입력 신호에 따라 변화합니다. (데이비드 아셀, Northern Exposure (미국 TV 드라마), 컴퓨터명언 AC 증폭기의 경우 정적 시 연산 증폭기의 출력 전압은 VCC/2 와 비슷하며 출력의 DC 구성 요소 액세스 용량 C3 을 격리하기 위해 사용됩니다. < /p>

2. 통합 연산 증폭기의 제로 조정 문제

< P > 통합 연산 증폭기의 입력 불균형 전압 및 입력 불균형 전류의 영향으로 연산 증폭기로 구성된 선형 회로 입력 신호가 0 일 때 출력이 0 이 아닌 경우가 많습니다. 회로의 연산 정확도를 높이기 위해 불균형 전압과 불균형 전류로 인한 오차에 대한 보상을 요구하는데, 이것이 바로 연산 증폭기의 0 조정이다. 일반적으로 사용되는 0 조정 방법에는 내부 0 과 외부 0 이 있으며, 내부 0 조정 터미널이 없는 통합 연산의 경우 외부 0 조정 방법을 사용해야 합니다. < /p>

3. 통합 연산 증폭기의 자려 진동 문제

< P > 연산 증폭기는 높은 확대율을 갖는 다단 증폭기로, 깊이 음의 피드백 조건 하에서 자격진동을 일으키기 쉽다. 증폭기가 안정적으로 작동할 수 있도록 일정한 주파수 보정 네트워크를 추가하여 자격진동을 제거해야 한다. < /p>

또한 전원 공급 장치 내부 저항을 통해 저주파 진동이나 고주파 진동을 방지하는 조치는 통합 연산 증폭기의 양수 및 음수 전원 공급 장치의 입력 끝에 각각 전해 용량 (10mF) 과 고주파 필터 용량 (0.01mF~0.1mF) 을 추가해야 합니다. < /p>

4. 통합 운영 보호 문제

통합 운영 보호 세 가지 측면, 즉 전원 보호, 입력 보호 및 출력 보호가 있습니다. < /p>

(1) 전원 보호. 전원 공급 장치의 일반적인 고장은 전원 극성 반전 및 전압 점프입니다. 전원 역방향 보호 및 전원 전압 돌연변이 보호 회로는 성능이 낮은 전원 공급 장치의 경우 전원 켜기 및 분리 순간 전압 과충이 발생하는 경우가 많습니다. FET 전류 소스 및 안정압관 클램프 보호 기능을 사용하여 안정관의 레귤레이터 값은 통합 연산 증폭기의 정상 작동 전압보다 크고 통합 연산 증폭기의 최대 허용 작동 전압보다 작습니다. FET 튜브의 전류는 통합 연산 방출의 정상 작동 전류보다 커야 합니다. < /p>

(2) 입력 보호. 통합 연산 증폭기의 입력 차형 전압이 너무 높거나 입력 * * * 모드 전압이 너무 높으면 (통합 연산 증폭기의 한계 매개변수 범위 초과) 통합 연산 증폭기도 손상될 수 있습니다. < /p>

(3) 출력 보호. 통합 연산 증폭기가 과부하되거나 출력측이 단락될 때 보호 회로가 없으면 그 작동은 손상될 수 있다. 그러나 일부 통합 연산 증폭기 내부에는 전류 제한 보호 또는 단락 보호 기능이 설치되어 있어 이러한 장치를 사용하면 출력 보호가 더 이상 필요하지 않습니다. 내부에는 유한 흐름 또는 단락 보호 기능이 없는 통합 연산 증폭기입니다. < /p >